Intel低功耗45nm工艺

    Intel还介绍了一种变量45nm bulk工艺，针对SOC处理器以及低功耗产品进行了优化。从历史来看，Intel都会在推出主要的先进工艺一年后，推出这些低功耗工艺。Intel的论文率先提出了低功耗工艺集成high-k/metal栅极堆栈，其影响与Intel去年首度推出45nm工艺相似。

     Intel的低功耗工艺继承了高精度45nm工艺的很多特性。首先就是，两个工艺都在high-k/metal栅极堆栈上使用了“ gate last”或“gate replacement”技术，通过PFETs 和 NFETs两种不同的金属以及压力技术，实现驱动电流的增加。物理上则都使用了1.0nm EOT和160nm 接触栅极节距。低功耗工艺下，栅极的长度增加至了40nm，同时降低了功耗，而V dd则增加至1.1V。前一代65nm低功耗工艺的接触栅极节距为220nm，使用了1.7nm EOT 和 55nm L gate。

I on vs. I off 曲线， Intel低功耗45nm 工艺

     上图展示的是NMOS 和 PMOS的I on vs. I off曲线图，截止电流为1080/860 uA/um（I off =1na/um 1.1V dd ）。另外相关的优化将可以最小化节点的漏电。Intel同时还推出了高电压I/O晶体管，也显示出出从high-k/metal栅极堆栈获得的好处。PMOS 和 NMOS的截止电流为0.62/0.52mA/um（1.8V 、 100pA/um I off）。PMOS的结果相对于SiON/poly栅极提升 17%。不过NMOS截止电流提升是很大的达到了57%。

     由于Intel的低功耗工艺针对SOC产品进行了优化，因此大部分特性都是为其设计。