IBM公司32nm SOI 介绍

     IBM，Global Foundries以及Freescale也发表论文介绍了他们的32nm高精度SOI工艺，由45nm SOI工艺发展而来。这个工艺两个最重要的应用就是由IBM和AMD设计的高性能处理器。这篇论文介绍了沉浸光刻工艺以及IBM正在使用的二次曝光技术在SRAM内存生产上的应有保障。

      IBM的32nm SOI工艺使用的是基于“gate-first”技术的 high-k/metal栅极堆栈。新的栅极堆栈将能够按比例将T inv减至1.2nm，同时在保持相同栅电容的情况下将 L gate减至26nm，同时poly gate堆栈的尺寸保持在2.0nm － 35nm。通过Embedded SiGe技术，可以改善PFETs的截止电流，而“ Dual - Stress Liners ”(DSL)技术则同时增强了 PFET 和 NFET的灵活性。

IBM 32nm SOI工艺下，I on vs. I off 曲线

      可以看到IBM的AC截止电流给人的印象相当深刻，这也与Intel的性能相当，IBM同时也表示截止电流是在标准漏电水平100nA/um下获得的。在V dd 1.0下，IBM可以获得1550/1220uA/um截止电流，而NFETs 和 PFETs的DC截止电流为1500/1180uA/um。

     该论文同时也唤起了对high-k/metal栅极堆栈的不太明显的影响。其中一个优化有关降低栅极堆栈电阻，从而提升AC性能，根据作者的介绍可为FO3带来10％的提升。第二个就是DC截止电流与性能之间的平衡。特别是作者发现最佳的DC截止电流是在使用高寄生电容的情况下获得的，这会引起性能的下滑。因此处理器工程师选择减少DC截止电流以提升性能，其副作用就是在固定频率下减少电容提高功率。

0.149um 2 SRAM内存，使用 IBM高精度32nm SOI工艺

      IBM的SRAM尺寸改进了约5％，达到了0.149um²。HK/MG堆栈的好处就是较低的V t失谐，这将有助于SRAMs运行于较低的工作电压下。而接触栅极节距则按比例缩小0.7倍，减少至130nm，传导层堆栈也按比例增加至最高11层。另外有意思的是，该论文并没有提到IBM研究机构宣传的‘air-gap'绝缘体。