Intel 32nm Bulk 工艺介绍

     Intel带来了高精确性32nm bulk工艺的最新论文。不过这篇论文上交IEDM有所延迟，不知是否是出于竞争方面的考虑，或者是需要获得更精准的数据。Intel的32nm工艺是其使用high-k/metal栅极之后的第二代栅极替换技术，并继续在PMOS 和 NMOS栅极上使用了两种不同金属。目前Intel最青睐的就是“gate last”技术，因为可以通过优化获得更高的驱动电流。在最初的一篇论文中，Intel声称“gate last”电流能够增强嵌入资源和 漏（drain）区选择性SiGe，并且同时能够分别优化 NMOS 和 PMOS，从而可以稳定提升 PMOS驱动电流。

     这个也是Intel使用193nm沉浸式光刻后的第一个节点。在45nm工艺上，业界大部分都转入了沉浸式，但是Intel选择是对关键层使用二次图形曝光。正如之前介绍的，在32nm工艺上二次图形曝光和沉浸式光刻都是必需的。

I on vs. I off曲线，Intel高精度32nm工艺

    Intel在其展示里介绍了记录的电流，可以看到再一次超越了其他所有的公司。在I on vs. I off 曲线显示，Intel报道的电流为1.55/1.21mA/um，1.0V dd/100nA/um I of;相比前一代技术提升了14％和23％。线性驱动电流相对于45nm工艺分别提升19% (NMOS) 和 11% (PMOS)。

0.171um 2 SRAM内存，Intel高精度32nm工艺

     Intel报道其32nm SRAM芯片的尺寸为0.171um²，用于291Mb测试芯片。在相关的展示中，该SRAM测试芯片频率在1.1V的工作电压下达到了3.8GHz。该SRAM芯片的尺寸只有前代产品的0.494倍，其比例缩小看来是因为沉浸光刻技术的使用而得到了提升。上图展示的就是该SRAM芯片。

Intel互连堆栈横断面 M1-8

     Intel同时也布了当前最小的“ contacted gate pitch”为112.5nm，领先于其他竞争对手甚至是TSMC的28nm工艺。