32nm是发展方向 芯片厂商制造工艺对比

　　目前半导体厂商所面临的挑战之一，就是工程师已经无法自如应用很多决定性能、密度以及功耗的重要参数。在45nm节点上，在做到漏电控制的同时，物理栅极的厚度已经再无法减少了。一旦硅氧氮化物（锡永）栅极材料变薄，就会使得漏电不断增加。于是相关意见非常清楚了，这就是半导体技术未来需要从SiON 向 high-k/metal栅极发展，以保持Effective Oxide Thickness (EOT)的连续性，同时实现32nm及更精细的氧化物物理层厚度。

　　当年Intel曾展示了使用了45nm high-k/metal栅极来截止电流。自2007年未，Intel已经推出了基于45nm工艺的处理器产品（Penryn) ，而该公司在2007年公布的IEDM报告，也是半导体界首次对 high-k/metal栅极所能获得的成就进行了展望。

　　而在IEDM 2008大会的处理器技术会议上，业界的焦点变成了向32nm转移。会上出现了5种不同的有关32nm工艺的论文，不过每一篇都是基于High-K(高K)栅电介质+Metal Gate，实现了在增加管线控制的同时减少漏电。

　　向high-k/metal栅极的转移，对于整个业界来说绝对是一次挑战，并且将会加速芯片产业的整合。这成为了其中几个45nm前忠实拥护者的转折点，他们最终选择了停止内部发展新的工艺技术。

　　无论是德州仪器或者是富士通，都是以高性能的工艺技术而闻名，并且与多家实力强劲的CPU设计团队拥有合作关系。这两家公司在代工合作伙伴的选择上都是TSMC，无论这样的决定是否因为high-k/metal技术高昂的开发成本，但是现在的情况对于两家公司而言都不会感到轻松。目前这两家公司承受着沉重的财政压力，而工艺的发展与升级的代价则无法想像的高昂。

　　R&D中心的高成本以及人才的缺乏，加速了竞争对手之间的合作，这样R&D的成本也可以由竞争对手共同承担。比如IBM与其世界级的研发人员，成为了这个发展趋势的主要推动者与受益者，IBM与很多业内公司进行了SOI方面的合作。从历史的发展来看，IBM的合作伙伴一直都是一些较小的芯片设计商，但是最近IBM也开始与STMicroelectronics，Toshiba 和NEC这些大型IDM进行合作。作为目前处于领先地位的公司，Intel和TSMC已经放弃了与任何企业发展联盟，而两家公司的收入与规模，也会轻松得与摩尔定律的发展继续挂钩。

　　所有的人都会同意high-k/metal栅极需要CMOS技术继续有效的发展。不过这里几家公司之间也存在激烈的讨论，也就是什么是栅极堆栈生产最佳技术方面的讨论。这里主要有两种方法，分别为 “gate - first ”和“gate last”。Intel是“gate last”的坚定支持者，而其他公司则倾向于使用“gate - first ”技术。

　　Intel的45nm工艺已经被多家不同的逆向工程公司所分析，而其“gate first”32nm工艺自然也被彻底得进行了检验。结果就是，“gate replacement”（gate last）很少有技术够应用在“gate - first ”工艺上，比如硅基与high-k栅极之间的第一个中间层，而其他技术无法使用。

　　比较起来，“gate first”与当前的 SiON栅极和多晶硅栅极堆栈（polysilicon gate stacks）有些相似。基于high-k halfnium的栅极和金属电极材料都不是传统材料，“gate first”技术的一个难题就是，找出能够抵抗高温的晶体管堆栈（超过摄氏1000度），而且还需要与适变技术要求一致。“gate first”技术的支持者表示，该技术更简单并且可以更好得适应将来节点的发展。

　　“gate replacement”技术首先是形成硅基与high-k栅极之间的SiO 2或SiON接口，这样就会在绝缘体上形成超薄的保护层( PFETs为TiN， NFETs为TiAlN ），其次就是临时多晶硅栅。接下来就是形成源漏，硅化和停止蚀刻以及第一层间绝缘。在这点上，多晶硅栅极会被移除同时更多的金属被加入晶体层完成金属栅极。这个整个过程要远比“gate first”复杂。

　　但是“gate first”也有其优势。首先就是PMOS和NMOS可以分开使用，这样就可以实现更好的优化。同时两种金属不需要暴露在高温下而只是简单的材料选择。最后就是，Intel声称多晶硅栅极的清除可以被用来增强应用技术，从而可以提高截止电流。