让处理器更Smart！Intel Core架构解析（2）

　　五大创新之Intel Advanced Smart Cache

　　Intel第一代双核心处理器设计只是单纯地把两颗核心封装在一起，并分享同一个FSB带宽，当其中一颗核心使用FSB时，另一颗便需要等待另一颗的完成才能使用FSB，加上Intel FSB设计是单向存取，还需要通过北桥来读取系统内存资料，均严重加重Intel的FSB工作量，两颗核心也没有直接沟通的桥梁，如果CPU 0的L2 Cache需要读取CPU 1的L2 Cache，更是需要经过FSB及北桥才能达至出现严重的延迟。

    Intel Core微架构对此作出了大幅改良，全新的Intel Advanced Smart Cache有效加强多核心架构的效率，传统的双核心设计每个独立的核心都有自己的L2 Cache，但Intel Core微架构则是通过核心内部的Shared Bus Router共用相同的L2 Cache，当CPU 1运算完毕后把结果存在L2 Cache时，CPU 0便可通过Shared Bus Router读取CPU 1放在共用L2 Cache上资料，大幅减低读取上的延迟并减少使用FSB带宽，同时加入L2 & DCU Data Pre-fetchers及Deeper Write output缓冲存储器，大幅增加了Cache的命中率。

    相比现在K8的双核心L2 Cache架构，也是比不上Advanced Smart Cache设计，因为共用L2 Cache能进一步减少了Cache Misses的情况，K8微架构在CPU 0需要读取CPU 1 L2 Cache的资料时，需要向System Request Interface提出要求并通过Crossbar Switch就把取读资料，但CPU 0发现读取自己的L2 Cache没有所要的数据才会要求读取CPU 1的L2 Cache资料，情况等同于CPU 0的L3 Cache，而共用的L2 Cache设计却没有以上需要，AMD已明确在下一代K8L微架构中加入相似共享缓存技术，但K8L产品在AMD Roadmap中暂定于2007年下半年才能登场。

    Smart Cache架构还有很多不同的好处，例如当两颗核心工作量不平均时，如果独立L2 Cache的双核心架构有机会出现其中一颗核心工作量过少，L2 Cache没有被有效地应用，但另一颗核心的L2 Cache却因工作量过重，L2 Cache容量没法应付而需要传取系统内存，值得注意的是它并无法借用另一颗核心的L2 Cache空间，但SmartCache因L2 Cache是共用的而没有这个问题。

    Shared Bus Router除了更有效处理L2 Cache读取外，还会为双核心使用FSB传输进行排序，新加入的Bandwidth Adaptation机制改善了双核心共用FSB时的效率，减少不必要的延迟，其实这个Shared Bus Router设计确实有点像K8的System Request Interface及Crossbar Switch的用途。此外Intel Advanced SmartCache架构用在笔记本处理器上也很有优势，系统工作量不高或是处于闲置状态下，Intel Core微架构可以把其中一颗核心关掉，以减少处理器的功耗，不过却可以保持4MB L2 Cache保持工作，而且Shared Bus Router更可以因应L2 Cache的需求量改变L2 Cache的大小，在不必要时关掉部份L2 Cache以减低功耗，但在独立L2 Cache的双核心，如果要把其中一个Cache关掉，则必需要把其中一颗核心的L2 Cache资料移交出来，而且Cache也会和核心同时被关闭，并没法根据需求实时改变或关掉部份L2 Cache的容量以减低功耗。