热点推荐
ZOL首页 > CPU频道 > CPU新闻 > 业界评论 >

采用了低-K使羿龙II X4 940飞跃

推动发展不光靠挤 CPU材料学平民解读

CBSi中国·ZOL 作者:中关村在线 刘平 责任编辑:刘搏 【原创】 2010年09月10日 05:02 评论

  面对Intel越来越先进的技术,AMD虽然慢了半拍但也仍然在加紧的追求更新的技术。羿龙II X4 940是AMD首款45纳米的桌面级处理器,当时AMD的45纳米制程工艺是联合IBM一同研发。这项技术包括了超低K电介质互联技术、多重增强晶体管应变技术和沉浸式光刻技术。正是这些技术大幅的提升了 羿龙II X4 940的性能。


45nm龙行天下 AMD Phenom2首份超频测试

 羿龙II X4 处理器超频记录(详细请点击

  得益于45nm优秀制程,全新的 羿龙II X4 处理器可以轻松的进行频率的调节,风冷4G、液氮6G已成为了铁一般的事实。而更高的频率显然是以晶体管的性能提升和更低的RC延迟为基础的。

推动发展不光靠挤 CPU材料学平民解读  推动发展不光靠挤 CPU材料学平民解读
左为65纳米右为45纳米

  上图中浅蓝色为单个核心与其二级缓存,粉红色为共享三级缓存,65纳米的Agena集成了4.68亿个晶体管,核心(Die)面积大约285平方毫米,45纳米的Deneb的晶体管增加了62%,多达7.58亿个,但核心面积却减小了9.5%,只有258平方毫米。而实现这些都得益于新材料对新工艺的支撑。

PhenomⅡ 940测试
羿龙™Ⅱ核心各部分均有所提升

  同时羿龙II X4 940其将L2+L3的缓存容量升级到了8MB大小,仅仅是L3缓存的容量,较上代产品便有了3倍的提升。这些进展正是在新材料和新工艺的相互支撑下而取得成功的。

总结:

  芯片中使用low-k电介质作为ILD,可以减少寄生电容容量,降低信号串扰,这样就允许互连线之间的距离更近,为提高芯片集成度扫清了障碍;其次,减小电介质k值,可以缩短信号传播延时,这样就为提高芯片速度留下了一定空间。low-k技术的发展前景是采用真空做ILD。

  芯片中使用high-k电介质作为晶体管栅极的电介质用以增加栅极的电容同时增加厚度以减少漏电。前景是继续寻求更高的high-K材料。

  High-k与low-k材料都是替代原来采用的二氧化硅材料。另外铜互连技术及金属栅极技术也提升了集成电路的性能。

  *附注:有些读者朋友可能搞不明白为什么晶体管的体积在缩小,而栅极电介质的厚度反而要增加,是不是矛盾?更先进的工艺缩小了晶体管的栅级面积,随之也缩小了栅极的电容,而晶管的正常工作需要栅级维持一定的电容。这种栅级面积缩小的情况下维持电容有两个方法,一是缩小栅极电介质的厚度,但随之而来的就是漏电;另一个办法是采用高k的电介质来替代原来的二氧化硅,这样即通过增加栅极电介质厚度减小漏电又能维持电容。原来的栅极电介质的厚度减小也不是为了缩小晶体管的体积,而为是了加大栅级的电容,使用高k材料以增加栅级电介质的厚度会有利于减小栅级的面积,进一步提高集成电路的工艺,所以两者不仅不矛盾,反而是一种促进。

相关搜索:intel Intel眼神i3 Intel眼神i5 
给文章打分 5分为满分(共0人参与) 查看排行>>
上一页 1 2 3 4 5 6 7 
频道热词:AMD  散热器  intel  
视觉焦点
CPU新闻热点
排行 文章标题