high-k材料是晶体管性能的关键

● 晶体管的两种电流泄漏

　　影响集成电路发展的另一个瓶颈是晶体管内部的电流泄漏。分为两个部分，一是亚阈压泄漏或是关状态泄漏即从源极（Source）通往汲极（Drain）的电流漏往基极（Body，在此也可称Silicon Substrate），另一是栅泄漏，电流由门极（闸极、栅极Gate）电流漏往基极。

两种电流泄漏

　　这个这两种电流的泄漏都需要提高门电压以及驱动电流来进行补偿。这两种情况都加大了不稳定性、能量消耗和CPU的发热量。

●栅级厚度/电容与晶体管性能

晶体管的结构

　　在传统的二氧化硅做栅级的绝缘层时（上图中浅绿色部分），随着制程越来越先进，晶体管也越来越小，晶体管的栅级面积也越做越小。而晶体管的栅级用于控制流过源漏极之间的电流，栅极电容很大程度决定了对于电流的调控能力，但是随着栅极面积的减小，栅级的电容就会也减小。为了在较小的工艺制程中获得足够的调控性能，传统的方法是减小绝缘层电介质的厚度，以在栅级面积的减少时维持栅级的电容。

● 栅级厚度在电容与漏电间两难

传统的晶体管栅极用二氧化硅为电介质

　　到65纳米时栅级电介质绝缘层越来越薄仅有5个氧原子的厚度，在这种尺度下，所有的物理现象都在量子力学所规范的世界内，例如电子的穿隧效应（tunneling effect）。因为穿隧效应，有些电子有机会越过氧化层所形成的位能障壁（potential barrier）而产生漏电流。这种泄漏不仅加大了功耗和发热，而亚阈压泄漏会随着温度的增长以幂指数增长，严重的影响了逻辑电路的稳定性，限制了工艺的发展。而要解决这系列问题再是新材料所要做的。 

采用基于铪的栅极电介质

　　栅极电容除了受到电介质厚度的影响之外，还和栅极电介质的介电常数成正比。因此,使用具有更高介电常数的栅极电介质来替代传统二氧化硅电介质材料能解决栅极电容和漏电流的两难问题。该方法可以在提高栅极电介质厚度以减小栅极漏电流的同时,保持MOS管的调控能力。

　　通过前面的理论介绍，大家已经可以大至知道CPU工艺发展中对新材料的需求和新材料将会起到的作用。在具体的应用中，这些新材料到底能发挥多大的作用？下面将会通过具体的实例来讲解CPU制造的材料学对工艺和性能的促进。