● 3、集成DDR内存控制器

● 3、集成DDR内存控制器

    为了彻底铲除CPU与内存间的瓶颈，尽可能减小内存到CPU的延迟时间，AMD把以往北桥芯片中的主要部分——内存控制器内建在CPU中。和通常的做法不同，将内存控制器集成在处理器芯片中从而代替了传统的北桥芯片，这样做最大的优点就是该控制器运行频率可以达到处理器核心频率的水平，因此其潜伏期将变得更短。而且随着处理器频率的提高，潜伏期将越来越短。

    我们知道内存中的数据被调往CPU要经历多个环节，其中内存到芯片组的速度和芯片组到CPU的速度是产生延迟（潜伏期）的罪魁祸首，已有过许多芯片组因为设计失误导致延迟过长而降低性能。许多测试也表明Athlon 64的延迟时间表现很出色。

    集成DDR内存控制器看似简单，其实更重要的作用是在SMP（对称多处理）架构中建立高效的内存读取机制。实测表明，集成内存控制器使K8系统的延迟大幅度低于Xeon、高频P4等系统。同时这项技术可以简化芯片组的设计，如NVIDIA支持AMD64位CPU的nForce3芯片组省去了北桥芯片，成为单芯片芯片组。

    现在不少CPU都根据其应用需求把内存控制器集成于CPU内，例如IBM的Bluegene/L、Cell、SUN的UltraSPARC T1（Niagara）等，按照Intel在中科院高性能计算机研讨会上演讲的一份资料，该公司的下一代Itanium体系架构——Tukwila也将会集成内存控制器。Cache再大也是难以避免命中失败，失败后CPU必须去内存寻找数据，当初DEC的Alpha处理器研发人员就一直很渴望把这样的损失透过集成内存控制器降低到最低，Athlon 64终于实现了这一点。

    当然集成内存控制器也是把双刃剑，它在提高性能的同时要求AMD必须及时更新内存支持标准，及时发布新品以支持新的内存标准，同时老的CPU即使更换平台也不能对新的内存进行支持。还有一点需要注意的，Athlon 64并没有将AGP控制器集成在CPU中，如果使用集成显卡，图形芯片需要获得帧缓存（显存），必须检测从HT总线到CPU内建内存控制器部分数据，这将降低整合图形核心的性能。
但是这些缺陷不足以对集成DDR内存控制器的正确性构成威胁，AMD这次的设计还是相当见效的，毕竟对手的模仿也说明了自己的成功。