解读Core微架构

　　流水线深度一直是影响处理器效率的重要因素，流水线深度的增加可以让处理器时钟频率进一步提高，但带来的反面影响就是处理器的单周期执行效率降低、发热量上升，同时容易产生分支预测等问题，Prescott核心的P4达到了31级流水线长度，要比当年的Pentium III和Athlon处理器高出许多，也让Prescott最终走上失败之路。

　　在Core架构中，其指令流水线深度达到14级，这个深度是要高于Pentium M的12级，但是却比AMD的K8处理器架构的17级要低上3级。目前的Core架构是兼顾执行效率和降低功耗的折中设计。

　　流水线的“条数”与“级数”是完全不同的概念。能够完整执行各种指令的一系列功能单元组成“一条”流水线。而关于流水线级数，可以这样简单理解：一条流水线所包含的功能单元一般可以被划分为多个部分，它可以被划分成几个部分，就称这条流水线是“几级”的。

　　Core微架构的14级有效流水线与Prescott核心的31级有效流水线的对比，也只有参考意义。那些仅仅根据这个数字的对比就断言Core微架构只能达到很低的频率的说法是不具有足够的说服力的。Conroe XE 3.33GHz处理器的存在已经让很多相信这个说法的人大吃一惊。而实际上，已经有很多玩家在风冷下将Conroe处理器超频达到4GHz以上的频率。

　　除此之外，Core微架构加入了五大重要创新，其中包括宽区动态执行（Intel Wide Dynamic Execution）、高级智能高速缓存（Intel Adcanced Smart Cache）、智能内存访问（Intel Smart Memory Acess）及高级数字媒体增强技术（Intel Adcanced Digital Media Boost）、智能功率能力（Intel Intelligent Power Capability），这里我们就只是对这五大重要创新作个简单介绍：

　　·宽区动态执行（intel Wide Dynamic Execution）

　　宽区动态执行（Intel Wide Dynamic Execution）技术就是通过提升每个时钟周期完成的指令数，从而显著改进执行能力。通俗的说就是，每个内核将变得更加“宽阔”，这样每个内核就可以同时处理更多的指令。

　　毫无疑问，Core微架构是一个比NetBurst或Yonah微架构更宽的设计。Core微架构拥有4组解码单元，每周期可以生成7条微指令；Yonah 微架构拥有3组，每周期可以生成6条微指令；而NetBurst微架构由于解码方式不同，不容易比较解码单元的数目，但是NetBurst微架构每周期只能生成3条微指令。

　　Core微架构把解码单元增加到4组，这个变化可以说是Core微架构最大的特色之一。X86指令集的指令长度、格式与定址模式都相当混乱，导致X86指令解码器的设计是非常困难的。增加解码单元，特别是复杂解码单元，固然会大大增强处理器的解码能力，但是解码单元复杂的电路也必然会提高内核的复杂度和处理器的功耗。权衡利弊，英特尔最终选择了增加1组简单解码单元的折衷方案。

　　此外，Core架构的每个核心都拥有3个算术逻辑单元（ALU），而之前的NetBurst仅有2个ALU，P6架构的处理器仅为1个，这样的设计使得Core架构拥有比较高的处理能力。

　　酷睿微体系结构在提升每个时钟周期的指令数方面做了很多努力，例如新加入宏融合(Macro-Fusion)技术，它可以让处理器在解码的同时，将同类的指令融合为单一的指令，这样可以减少处理的指令总数，让处理器在更短的时间内处理更多的指令。酷睿架构也改良了ALU以支持宏融合技术。

　　·高级智能高速缓存（Intel Advanced Smart Cache）

　　以往的多核心处理器，其每个核心的L2缓存是各自独立的，这就造成了L2缓存不能够被充分利用，并且两个核心之间的数据交换路线也更为冗长，影响了处理器工作效率。如果采用L2缓存共享设计，那么只需要数据被载入到L2缓存中，数据可以被两个核心同时使用。

　　这样做的另一个好处是每个内核之间都共享着更大的L2缓存，其缓存可以被任何一个核心所独占，这样理论上每个核心都有可能获得100%的L2缓存掌控权，特别是对于一些单核心优化的程序，由于不需要使用到第二个核心，这种时候，第二个核心自动关闭降低功耗，而第一个核心可以共享双倍于单核L2缓存容量的空间来存放数据，要知道高速L2缓存的容量越大，可以使得总体效率也有响应提升。

　　·智能内存访问（Intel Smart Memory Access）

　　智能内存访问是另一个能够提高系统性能的特性，通过缩短内存延迟来优化内存数据访问。智能内存访问能够预测系统的需要，从而提前载入或预取数据，反映到用户的直接使用体验上，就是大幅提高了执行程序的效率。

　　以前我们要从内存中读取数据，就需要等待处理器完成前面的所以指令后才可以进行，这样的效率显然是低下的。而Core架构中可以智能地预测和装载下一条指令所需要的数据，从而优化内存子系统对可用数据带宽的使用，并隐藏内存访问的延迟。该目标是为了确保能够尽快地使用数据，并使该数据可能地用于需要的地方，以将延迟最小化，最终提高效率和速度。

　　智能内存访问包含一项重要的被称作内存消歧（Memory DisaMBIguATIon）的新能力，该能力提高了乱序处理的效率，因为它可以为执行内核提供内建的智能，以帮助其在执行完所有预先存储的指令前，预测性地载入指令即将需要执行的数据。除内存消歧外，英特尔智能内存访问还包含增强的预取器。预取器负责“预取”内存内容，并将其放入高速缓存中，以备读取。增加从高速缓存而非内存的装载量将缩短内存延迟并提高性能。

　　总之，改进的预取器和内存消歧通过最大化可用系统总线带宽和隐藏内存子系统延迟，提高了执行吞吐率。

　　·高级数字媒体增强技术（Intel Advanced Digital Media Boost）

　　性能＝频率×每个时钟周期的指令数，英特尔高级数字媒体增强是为了提高每个时钟周期的指令数而诞生。它是一项可以显著提高执行SIMD流指令扩展（SSE）指令性能的特性。128位SIMD整数算法和128位SIMD双精度浮点操作减少了执行特定程序任务所需的全部指令数，将能够促使整体性能的增高。

　　Core微架构的上一代Yonah具有一个比较明显的缺点，只具有64bit的SIMD运算架构，在涉及到128位SIMD运算的时候，需要两个时钟周期才能完成，效率非常低下，Yonah也因此难以实现64bit运算，而Core微架构经过改良之后，可以单个周期就能完成同样的操作，效率提高达一倍。Intel配合这个改进，并结合新的SSE3指令集，并称为Intel Advanced Digital Media Boost。

　　·智能功率能力（Intel Intelligent Power Capability）

　　NetBurst架构、Prescott核心处理器的耗电/功耗表现向来被竞争对手和用户诟病，因此新一代Core架构在功耗上进行改进也就十分重要，并被称为Intel Intelligent Power Capability，包括采用了先进的65nm Strained Silicon应变硅技术、Low-K介质等技术，还对各个运算部件都单独加入了电源控制功能，仅在需要的时候才开启相应工作电路。先进的能源管理技术让Core架构的处理器的功耗表现很出色，这也是Conroe处理器迅速被用户接受的一个重要因素。