JEDEC已发布DDR4主要指标 这货很靠谱

    JEDEC固态技术协会（JEDEC Solid State Technology Association）发布了DDR4（Double Data Rate 4）的主要指标（英文发布资料）。电压和最大传输速度分别设定为﹢1.2V、3.2Gbit/秒。

　　之前JEDEC计划2012年中期正式发布DDR4指标，但现在业界对于DDR4的关心已大大提前，很多DRAM厂商已开始先行试制DRAM芯片。JEDEC希望通过此次正式发布，避免引起业界混乱，促进DDR4的面世。

　　关于DDR4的用途，除服务器、笔记本电脑及台式PC等传统主要用途外，JEDEC还提到了消费类产品。JEDEC表示，在考虑确保DDR4顺利应用于上述产品的基础上，确定了速度、电压以及架构等指标。

　　以DDR4的VDDQ为例，最初为+1.2V，将来还会增加低电压指标。+1.2V的电压低于DDR3的+1.5V以及DDR3L的1.35V。每个引脚的传输速度最初定为1.6G～3.2Gbit/秒。曾有传言称DDR4的速度将超过4Gbit/秒，但现在将最初的最大速度目标值定3.2Gbit/秒这一可以接受的数值。

　　在此次的发布中，关于性能方面的DDR4指标，JEDEC提到了DQ总线伪开漏极接口、面向2667MHz以上速度的低速档模式(Geardown Mode)、 Bank分组架构(Bank Group)、VrefDQ的内部生成以及改进的训练模式(Training Mode)等。另外，有关可将多个Bank进行分组的Bank分组架构，还做了如下说明。

　　也就是说，针对Bank分组架构进行8位的数据预取（可进行分组的Bank为2个或4个）。这样一来，在DDR4存储器中，每一个Bank分组的读取、写入或刷新等动作，不会与其他Bank分组的动作状态发生关系。这样就可以提高内存子系统效率的效率与带宽。

　　其他指标方面，进行了逐条介绍（参照右图）。比如由于能够建立一个表示数据是否倒置的DBI（Data Bit Invert）bit，因此可以在高速、低功耗下进行补充计算等。另外，数据总线还可以增加CRC（cyclic redundancy check）功能，指令总线和地址总线可以同时设定奇偶性（CA parity）。能够用很小的耗电量来减小误差。而且还有DDL中止模式，有助于降低耗电量。

原文链接