宽动态指令执行

　　自Pentium Pro处理器开始，Intel在处理器中加入了动态执行（Dynamic execution）技术，赋予了x86架构处理器新的含义。而到了Pentium 4处理器的NetBurst架构时代，这种技术也被改良为更加先进的“Advanced Dynamic Executive”，这种技术采用了更加先进的引擎作为基础，采用了高Pipeline Stage用以提高效率，其中最明显的作用就是使得处理器的时钟频率显著提高。

　　而Intel Core微架构的宽动态指令执行（Wide Dynmaic Execution）和NetBurst架构的“Adcanced Dynamic Executive”有着根本上的不同，它旨在提高每个周期中指令集的处理数目，改善执行时间并提升处理器的性能，Core微架构总共拥有4组解码单元，其中包括3组简单解码单元和1组复杂解码单元，与拥有2组简单解码单元和1组复杂解码单元的Yonah架构相比，Core微架构能够多处理一组指令，因此Core微架构比前做拥有更为优秀的指令执行效率。同时采用了效率更高的14级有效流水线，取消了高时钟频率政策。

宽动态指令执行示意图二

　　宽动态指令执行（Wide Dynamaic Execution）中创新的加入了指令融合技术。在先前的微架构中，每个指令的解码及执行动作是完全独立的，但是通过全新的技术，Intel Core微架构可以把每个指令组合成单一的微指令，这使得Core微架构能够在每个周期下运算五组指令，这样做的好处就是明显减少了程序执行所需要的时间、在提升性能的同时又不会不会增加处理器的功耗。

　　此外，Intel Core微架构保留了Banias处理器中的微指令融合技术以及Intel所独有的栈引擎技术（Dedicated Stack Engine），这些技术的目的都在于有效减少微指令的数目。由于处理器内部执行单元的资源相对固定，如果能够作到有效减少微指令的数目，也就意味着增加了X86指令，水涨船高，执行效能自然回得到提高。